Intel's Ponte Vecchio en AMD's Zen 3 tonen de belofte van geavanceerde halfgeleiderverpakkingstechnologie

Intel en AMD bespraken enkele van hun meest geavanceerde chipontwerpen op de International Solid State Circuits Conference deze week, en ze benadrukten de rol die geavanceerde verpakkingen spelen in hun toekomstige high-end chipproducten. In beide gevallen komen de indrukwekkende nieuwe prestatiemogelijkheden voort uit modulaire benaderingen die bouwstenen combineren die in verschillende fabrieken zijn gemaakt met verschillende productieprocessen. Het illustreert het enorme potentieel van chipverpakkingen in de toekomst van halfgeleiderinnovatie.

Intel's doelmarkt voor Ponte Vecchio is als een hoogwaardige module die moet worden ingebouwd in grote datacentersystemen. Het is een grafische verwerkingseenheid (GPU) en is ontworpen voor toepassingen in kunstmatige intelligentie, machine learning en computergraphics. Het is vernoemd naar de middeleeuwse stenen brug die de Piazza della Signoria aan de ene kant van de rivier de Arno in Florence, Italië, verbindt met de Pallazzo Pitti aan de andere kant. Een van de hoogtepunten van het ontwerp is hoe het een groot aantal gespecialiseerde chiplets verbindt - bouwstenen voor geïntegreerde schakelingen die bedoeld zijn om te worden gecombineerd om complete systemen te maken.

Ponte Vecchio maakt gebruik van acht "tegels" vervaardigd volgens het meest geavanceerde 5 nm-proces van Taiwan Semiconductor Manufacturing Company (TSMC). Elke tegel heeft acht "X^e” kernen, en elk van de acht kernen heeft op zijn beurt acht vector- en acht gespecialiseerde matrix-engines. De tegels worden bovenop een "basistegel" geplaatst, die ze met een gigantische schakelstructuur verbindt met het geheugen en de buitenwereld. Deze basistegel is gebouwd met behulp van het "Intel 7" -proces van het bedrijf, wat een nieuwe naam is voor het verbeterde 10 nm SuperFin-productieproces van het bedrijf. Er is ook een krachtig geheugensysteem genaamd "RAMBO", wat staat voor Random Access Memory, Bandwidth Optimized, dat is gebouwd op een basistegel met behulp van Intel 7 Foveros-verbindingstechnologie. Veel andere bouwstenen zijn ook verwerkt.

Het ontwerp van de Ponte Vecchio is een casestudy in heterogene integratie - een combinatie van 63 verschillende tegels (47 die computerfuncties uitvoeren en 16 voor thermisch beheer) met in totaal meer dan 100 miljard transistors in één enkel pakket van 77.5 x 62.5 mm (ongeveer 3 x 2.5 inch). Het is nog niet zo lang geleden dat zoveel rekenkracht een magazijn vulde en een eigen aansluiting op het elektriciteitsnet vereiste. De technische uitdagingen bij een dergelijk ontwerp zijn legio:

Alle onderdelen verbinden. Ontwerpers hebben een manier nodig om signalen te verplaatsen tussen alle ongelijksoortige chips. Vroeger gebeurde dat met draden of sporen op printplaten en werden chips bevestigd door ze op de printplaten te solderen. Maar dat liep al lang geleden op, toen het aantal signalen en de snelheid toenam. Als je alles in één enkele chip stopt, kun je ze aan de achterkant van het productieproces verbinden met metalen sporen. Als je meerdere chips wilt gebruiken, betekent dat dat je veel verbindingspennen nodig hebt en dat de verbindingsafstanden kort moeten zijn. Intel gebruikt twee technologieën om dit te ondersteunen. De eerste is de "embedded multi-die interconnect bridge" (EMIB) die is gemaakt van een klein stukje silicium dat honderden of duizenden verbindingen tegelijk kan leveren, en de tweede is de Foveros die-to-die stacking-technologie. gebruikt in zijn Lakefield mobiele processor.

Zorg ervoor dat alle onderdelen zijn gesynchroniseerd. Als je eenmaal veel ongelijksoortige stukken met elkaar hebt verbonden, moet je ervoor zorgen dat alle delen synchroon met elkaar kunnen praten. Dit betekent meestal het distribueren van een timingsignaal dat een klok wordt genoemd, zodat alle chips in lockstep kunnen werken. Dit blijkt niet triviaal te zijn, aangezien signalen de neiging hebben scheef te lopen en de omgeving erg luidruchtig is, met veel signalen die in het rond stuiteren. Elke rekentegel heeft bijvoorbeeld meer dan 7,000 verbindingen in een ruimte van 40 vierkante millimeter, dus dat is veel om synchroon te houden.

Beheer van warmte. De modulaire tegels hebben elk veel vermogen nodig, en het is een enorme uitdaging om het gelijkmatig over het hele oppervlak te leveren en tegelijkertijd de gegenereerde warmte af te voeren. Geheugenchips worden al een tijdje gestapeld, maar de warmte die daarbij vrijkomt is redelijk gelijkmatig verdeeld. Processorchips of -tegels kunnen hotspots hebben, afhankelijk van hoe zwaar ze worden gebruikt, en het beheren van warmte in een 3D-stapel chips is niet eenvoudig. Intel gebruikte een metalliseringsproces voor de achterkant van chips en integreerde deze met warmteverspreiders om de verwachte 600 watt geproduceerd door het Ponte Vecchio-systeem aan te kunnen.

De eerste laboratoriumresultaten die Intel rapporteerde, omvatten >45 Teraflops-prestaties. De Aurora-supercomputer die wordt gebouwd in de Argonne National Laboratories zal meer dan 54,000 Ponte Vecchio's gebruiken, samen met meer dan 18,000 Xeon-processors van de volgende generatie. Aurora heeft een gerichte piekprestatie van meer dan 2 Exaflops, wat 1,000 keer meer is dan een Teraflop-machine. Halverwege de jaren negentig, toen ik in de supercomputerbusiness zat, was een machine van één Teraflop een wetenschappelijk project van $ 1990 miljoen.

AMD's Zen 3

AMD sprak over zijn Zen 3 microprocessorkern van de tweede generatie, gebouwd op het 7 nm-proces van TSMC. Deze microprocessorkern is ontworpen om te worden gebruikt in alle marktsegmenten van AMD, van energiezuinige mobiele apparaten en desktopcomputers tot de krachtigste datacenterservers. Het centrale principe van deze strategie was het verpakken van de Zen 3-kern met ondersteuningsfuncties als een "kerncomplex" op een enkele chiplet, die diende als modulaire bouwstenen, vergelijkbaar met de tegels van Intel. Zo konden ze acht chiplets samen verpakken voor een krachtige desktop of server, of vier chiplets voor een waardesysteem, zoals een goedkoop thuissysteem dat ik zou kunnen kopen. AMD stapelt ook chips verticaal door gebruik te maken van zogenaamde through-silicon vias (TSV's), een manier om meerdere op elkaar geplaatste chips met elkaar te verbinden. Het zou ook twee tot acht van deze chiplets kunnen combineren met een serverchip gemaakt op een GlobalFoundries 12 nm-proces om zijn 3 te maken^rd generatie EPYC-serverchips.

De grote kans die Ponte Vecchio en Zen 3 benadrukken, is de mogelijkheid om chips die met verschillende processen zijn gemaakt, te mixen en matchen. In het geval van Intel omvatte dit zowel onderdelen die zowel zelf als TSMC's meest geavanceerde processen waren gemaakt. AMD zou onderdelen van TSMC en GlobalFoundries kunnen combineren. Een groot voordeel van het met elkaar verbinden van kleinere chiplets of tegels in plaats van slechts één grote chip te bouwen, is dat de kleinere betere fabricageopbrengsten hebben en daarom minder duur zijn. Je kunt ook nieuwe chiplets mixen en matchen met oudere bewezen chips waarvan je weet dat ze goed zijn, of die op een goedkopere manier zijn gemaakt.

Zowel de ontwerpen van AMD als die van Intel zijn technisch hoogstandjes. Ongetwijfeld vertegenwoordigen ze veel hard werken en leren, en vertegenwoordigen ze enorme investeringen in middelen. Maar net zoals IBM in de jaren zestig modulaire subsystemen introduceerde in zijn mainframe System/360, en personal computers in de jaren tachtig modulair werden, luidde de modulaire verdeling van siliciummicrosystemen, zoals geïllustreerd door deze twee ontwerpen en mogelijk gemaakt door geavanceerde chipverpakkingen, een belangrijke technologische verschuiving in. Toegegeven, veel van de hier getoonde mogelijkheden liggen nog steeds buiten het bereik van de meeste start-ups, maar we kunnen ons voorstellen dat wanneer de technologie toegankelijker wordt, dit een golf van mix-en-match-innovatie zal ontketenen.